gaiser.org - c99shell

!C99Shell v. 1.0 pre-release build #13!
Software: Apache/2.0.54 (Unix) mod_perl/1.99_09 Perl/v5.8.0 mod_ssl/2.0.54 OpenSSL/0.9.7l DAV/2 FrontPage/5.0.2.2635 PHP/4.4.0 mod_gzip/2.0.26.1a uname -a: Linux snow.he.net 4.4.276-v2-mono-1 #1 SMP Wed Jul 21 11:21:17 PDT 2021 i686 uid=99(nobody) gid=98(nobody) groups=98(nobody) Safe-mode: OFF (not secure) /usr/src/linux-2.4.18-xfs-1.1/include/asm-arm/arch-l7200/ drwxr-xr-x Free 318.37 GB of 458.09 GB (69.5%) Encoder Tools Proc. FTP brute Sec. SQL PHP-code Update Feedback Self remove Logout


/*
 * linux/include/asm-arm/arch-l7200/serial_l7200.h
 *
 * Copyright (c) 2000 Steven Hill (sjhill@cotw.com)
 *
 * Changelog:
 *  05-09-2000    SJH    Created
 */
#ifndef __ASM_ARCH_SERIAL_L7200_H
#define __ASM_ARCH_SERIAL_L7200_H

#include <asm/arch/memory.h>

/*
 * This assumes you have a 3.6864 MHz clock for your UART.
 */
#define BASE_BAUD 3686400

/*
 * UART base register addresses
 */
#define UART1_BASE    (IO_BASE + 0x00044000)
#define UART2_BASE    (IO_BASE + 0x00045000)

/*
 * UART register offsets
 */
#define UARTDR            0x00    /* Tx/Rx data */
#define RXSTAT            0x04    /* Rx status */
#define H_UBRLCR        0x08    /* mode register high */
#define M_UBRLCR        0x0C    /* mode reg mid (MSB of buad)*/
#define L_UBRLCR        0x10    /* mode reg low (LSB of baud)*/
#define UARTCON            0x14    /* control register */
#define UARTFLG            0x18    /* flag register */
#define UARTINTSTAT        0x1C    /* FIFO IRQ status register */
#define UARTINTMASK        0x20    /* FIFO IRQ mask register */

/*
 * UART baud rate register values
 */
#define BR_110            0x827
#define BR_1200            0x06e
#define BR_2400            0x05f
#define BR_4800            0x02f
#define BR_9600            0x017
#define BR_14400        0x00f
#define BR_19200        0x00b
#define BR_38400        0x005
#define BR_57600        0x003
#define BR_76800         0x002
#define BR_115200        0x001

/*
 * Receiver status register (RXSTAT) mask values
 */
#define RXSTAT_NO_ERR        0x00    /* No error */
#define RXSTAT_FRM_ERR        0x01    /* Framing error */
#define RXSTAT_PAR_ERR        0x02    /* Parity error */
#define RXSTAT_OVR_ERR        0x04    /* Overrun error */

/*
 * High byte of UART bit rate and line control register (H_UBRLCR) values
 */
#define UBRLCR_BRK        0x01    /* generate break on tx */
#define UBRLCR_PEN        0x02    /* enable parity */
#define UBRLCR_PDIS        0x00    /* disable parity */
#define UBRLCR_EVEN        0x04    /* 1= even parity,0 = odd parity */
#define UBRLCR_STP2        0x08    /* transmit 2 stop bits */
#define UBRLCR_FIFO        0x10    /* enable FIFO */
#define UBRLCR_LEN5        0x60    /* word length5 */
#define UBRLCR_LEN6        0x40    /* word length6 */
#define UBRLCR_LEN7        0x20    /* word length7 */
#define UBRLCR_LEN8        0x00    /* word length8 */

/*
 * UART control register (UARTCON) values
 */
#define UARTCON_UARTEN        0x01    /* Enable UART */
#define UARTCON_DMAONERR    0x08    /* Mask RxDmaRq when errors occur */

/*
 * UART flag register (UARTFLG) mask values
 */
#define UARTFLG_UTXFF        0x20    /* Transmit FIFO full */
#define UARTFLG_URXFE        0x10    /* Receiver FIFO empty */
#define UARTFLG_UBUSY        0x08    /* Transmitter busy */
#define UARTFLG_DCD        0x04    /* Data carrier detect */
#define UARTFLG_DSR        0x02    /* Data set ready */
#define UARTFLG_CTS        0x01    /* Clear to send */

/*
 * UART interrupt status/clear registers (UARTINTSTAT/CLR) values
 */
#define UART_TXINT        0x01    /* TX interrupt */
#define UART_RXINT        0x02    /* RX interrupt */
#define UART_RXERRINT        0x04    /* RX error interrupt */
#define UART_MSINT        0x08    /* Modem Status interrupt */
#define UART_UDINT        0x10    /* UART Disabled interrupt */
#define UART_ALLIRQS        0x1f    /* All interrupts */

#endif

:: Command execute ::
Enter:	Select: